基本型 | cvc64 mytest.v | mytest.v をコンパイルし、cvcsimという実行ファイルが出来る | |
-f | 入力ファイルリスト指定 | cvc64 -f mylist.txt | Verilogファイルを列挙したテキストファイルを使用 |
-o | 出力ファイル名指定 | cvc64 -o mytest mytest.v | この場合、mytest という実行ファイルが出来る |
-O | 最適化 | cvc64 -O mytest.v | コンパイル時間が伸びるが実行は速くなる |
+2state | 2値処理 | cvc64 +2state mytest.v | 内部処理を4値(0/1/x/z)ではなく2値(0/1)で行う 若干速くなる |
+nbaopt | ノンブロッキング最適化 | cvc64 +nbaopt mytest.v | ノンブロッキング代入直前の遅延を無視して高速化 |
+dumpvars | VCD出力 | cvc64 +dumpvars mytest.v | 内部ノードをVCDファイルに出力 Verilogファイルの変更は不要 |
mode | flag | 分:秒 |
インタープリタモード | +interp | 40:29 |
コンパイルモード | 3:36 | |
コンパイルモード | -O | 3:33 |
コンパイルモード | +2state | 3:03 |
(参考)Cadence IES | 1:15 |
セコメントをする